Wafer-Level Integrated Systems

1. Einführung und Überblick. - 1. 1 Geräte- vs. Systemskalierung. - 1. 2 Hauptprobleme bei der Implementierung. - 1. 3 ESPRIT 824 WSI-Programm. -Referenzen. - 2. Probleme bei der Verbindung. - 2. 1 Physische Verbindungshierarchie. - 2. 2 Rekursive vs. nicht-rekursive Verbindungsverbindungen. - 2. 3 On-Chip-Verbindungslängen. - 2. 4 Verbindungslängen zwischen den Chips. - 2. 5 Elektrische Modelle von Verbindungsleitungen. - 2. 6 Minimale Leitungskapazität. - 2. 7 Skalierung von On-Chip-Verbindungen. - 2. 8 Diskontinuität der Chip-to-Board-Verbindung. - 2. 9 Vergleich von Verpackungsschemata. - 2. 10 Taktverteilung und Taktverzerrung. -Referenzen. - 3. Herstellungsfehler. - 3. 1 Defekte des Substrats. - 3. 2 Lithographie-induzierte Defekte. - 3. 3 Dünnschicht-Defekte. -Referenzen. - 4. Zuverlässigkeit und Ausfälle. - 4. 1 Modellierung der Ausfallrate. - 4. 2 Allgemeine Zuverlässigkeit von ICs. - 4. 3 Ausfall durch Metallelektromigration. - 4. 4 Ausfallraten nach MOS-Dimensions- und Spannungsskalierungsgesetzen. -Referenzen. - 5. Ertragsmodelle und Analyse. - 5. 1 Allgemeine Ertragsmodelle. - 5. 2 Modelle für frühe Renditen. - 5. 3 Allgemeine IC-Ertragsmodelle. - 5. 4 VLSI-Ertragsmodelle basierend auf Ertragsbeobachtungen. - 5. 5 Fehlergrößenverteilungen und kritische Bereiche. - 5. 6 Simulation der Ausbeute in VLSI-CAD-Tools. - 5. 7 Anhang. -Referenzen. - 6. Fehler-Modellierung. - 6. 1 Allgemeine Probleme bei der Fehlermodellierung. - 6. 2 Definitionen. - 6. 3 Festsitzende Fehler und schwache 0/1 Fehler. - 6. 4 Festsitzende Transistorfehler. - 6. 5 Überbrückung von Fehlern. - 6. 6 Metastabilität in Riegeln und Flip-Flops. -Referenzen. - 7. Allgemeine Prüftechniken. - 7. 1 Allgemeine Testprobleme. - 7. 2 Design des Scanpfad-Tests. - 7. 3 LSSD-basierte Testmethoden. - 7. 4 Generatoren von Pseudozufalls-Testmustern. - 7. 5 Komprimierung der Testantwort. -Referenzen. - 8. Funktionsspezifische Prüfung. - 8. 1 Testen des Speichers. - 8. 2 Eingebautes Testen regulärer Arrays. - 8. 3 testbare programmierbare Logik-Arrays. -Referenzen. - 9. Physische Umstrukturierung. - 9. 1 Allgemeine Umstrukturierungstechniken. - 9. 2 Laser-Zappen zur Gedächtnisreparatur. - 9. 3 Elektronisch vor Ort programmierbare Sicherungen. - 9. 4 Lasergestützte chemische Bearbeitung. - 9. 5 fokussierte Ionenstrahlen zur Restrukturierung. - 9. 6 Umstrukturierung des Elektronenstrahls. - 9. 7 Restrukturierungsfähiges VLSI-Programm. -Referenzen. - 10. Programmierbare elektronische Rekonfigurationsschalter. - 10. 1 Allgemeine Probleme beim Schalten. - 10. 2 Rekonfigurierbare Prozessoren. - 10. 3 WASP (Der WAfer-Scale Systolic Processor). - 10. 4 repräsentative Switch-Konfigurationen. - 10. 5 Switch-Organisationen ohne Gitterrekonfiguration. -Referenzen. - 11. Formale Modelle der Rekonfiguration. - 11. 1 Einleitung. - 11. 2 Probabilistische Grenzen: Lineare Arrays. - 11. 3 Probabilistische Grenzen: 2-dimensionale Arrays. - 11. 4 Der Diogenes-Ansatz von Rosenberg. - 11. 5 Algorithmen zur Selbstrekonfiguration. - 11. 6 Reserve-Algorithmen für die Spaltenzuordnung. -Referenzen. - 12. Silizium-Wafer-Hybride. - 12. 1 Einleitung. - 12. 2 Wafer-Übertragungsmodul. - 12. 3 AVP-Module. - 12. 4 programmierbare Hybrid-Wafer-Schaltungen. - 12. 5 MicroChannel-Kühlung und Chip-Befestigung. - 12. 6 Probleme mit der Mikrowellenleistung. - 12. 7 Chip-Vorlagen. - 12. 8 Weitere Studien zu Silizium-Leiterplatten. -Referenzen. - 13. Optische Verbindungen. - 13. 1 optische Verbindungen. - 13. 2 Optische Verbindungskomponenten. -Referenzen. Sprache: Englisch